EN 60191-3:1999

Mechanical standardization of semiconductor devices - Part 3: General rules for the preparation of outline drawings of integrated circuits

Gives guidance on the preparation of drawings of integrated circuits outlines.

Mechanische Normung von Halbleiterbauelementen - Teil 3: Allgemeine Regeln für die Erstellung von Gehäusezeichnungen für integrierte Schaltungen

Normalisation mécanique des dispositifs à semiconducteurs - Partie 3: Règles générales pour la préparation des dessins d'encombrement des circuits intégrés

Donne des indications pour la préparation des dessins d'encombrement des circuits intégrés.

Mechanical standardization of semiconductor devices - Part 3: General rules for the preparation of outline drawings of integrated circuits (IEC 60191-3:1999)

General Information

• Status: Published
• Publication Date: 15-Nov-1999
• Withdrawal Date: 30-Sep-2002
• ICS: 31.080.01 - Semiconductor devices in general
• Technical Committee: CLC/SR 47D - Mechanical standardization of semiconductor devices
• Drafting Committee: IEC/SC 47D - IEC_SC_47D
• Parallel Committee: IEC/SC 47D - IEC_SC_47D
• Current Stage: 6060 - Document made available - Publishing
• Start Date: 16-Nov-1999
• Completion Date: 16-Nov-1999
• Ref Project: SIST EN 60191-3:2002 - Mechanical standardization of semiconductor devices -- Part 3: General rules for the preparation of outline drawings of integrated circuits

Standards Content (Sample)

SLOVENSKI STANDARD
SIST EN 60191-3:2002
01-september-2002
Mechanical standardization of semiconductor devices - Part 3: General rules for
the preparation of outline drawings of integrated circuits (IEC 60191-3:1999)
Mechanical standardization of semiconductor devices -- Part 3: General rules for the
preparation of outline drawings of integrated circuits
Mechanische Normung von Halbleiterbauelementen -- Teil 3: Allgemeine Regeln für die
Erstellung von Gehäusezeichnungen für integrierte Schaltungen
Normalisation mécanique des dispositifs à semiconducteurs -- Partie 3: Règles
générales pour la préparation des dessins d'encombrement des circuits intégrés
Ta slovenski standard je istoveten z: EN 60191-3:1999
ICS:
01.100.25 5LVEHVSRGURþMD Electrical and electronics
HOHNWURWHKQLNHLQHOHNWURQLNH engineering drawings
31.080.01 Polprevodniški elementi Semiconductor devices in
(naprave) na splošno general
31.240 Mehanske konstrukcije za Mechanical structures for
elektronsko opremo electronic equipment
SIST EN 60191-3:2002 en
2003-01.Slovenski inštitut za standardizacijo. Razmnoževanje celote ali delov tega standarda ni dovoljeno.

---------------------- Page: 1 ----------------------

SIST EN 60191-3:2002

---------------------- Page: 2 ----------------------

SIST EN 60191-3:2002

---------------------- Page: 3 ----------------------

SIST EN 60191-3:2002

---------------------- Page: 4 ----------------------

SIST EN 60191-3:2002

---------------------- Page: 5 ----------------------

SIST EN 60191-3:2002

---------------------- Page: 6 ----------------------

SIST EN 60191-3:2002
NORME CEI
INTERNATIONALE IEC
60191-3
INTERNATIONAL
Deuxième édition
STANDARD
Second edition
1999-10
Normalisation mécanique des dispositifs
à semiconducteurs –
Partie 3:
Règles générales pour la préparation
des dessins d'encombrement des circuits intégrés
Mechanical standardization of
semiconductor devices –
Part 3:
General rules for the preparation of outline
drawings of integrated circuits
 IEC 1999 Droits de reproduction réservés  Copyright - all rights reserved
Aucune partie de cette publication ne peut être reproduite ni No part of this publication may be reproduced or utilized in
utilisée sous quelque forme que ce soit et par aucun procédé, any form or by any means, electronic or mechanical,
électronique ou mécanique, y compris la photo-copie et les including photocopying and microfilm, without permission in
microfilms, sans l'accord écrit de l'éditeur. writing from the publisher.
International Electrotechnical Commission 3, rue de Varembé Geneva, Switzerland
Telefax: [phone] e-mail: [e-mail] IEC web site http://www.iec.ch
CODE PRIX
Commission Electrotechnique Internationale
XA
PRICE CODE
International Electrotechnical Commission
Pour prix, voir catalogue en vigueur
For price, see current catalogue

---------------------- Page: 7 ----------------------

SIST EN 60191-3:2002
60191-3 © IEC:1999 – 3 –
CONTENTS
Page
FOREWORD . 5
Clause
1 General. 9
2 Terminology and definitions. 9
3 Cross-referencing of packages . 15
4 Terminal identification – Numbering of terminals. 15
5 Dimensions and reference letter symbols. 21
6 Drawing layout . 31
7 Dimensioning and tolerances. 31
8 Inter-conversion of inch and millimetre dimensions, and rules for rounding-off . 31
9 Definition of families. 31
10 Examples of drawings . 33
11 Design procedure for dimensions of integrated circuit packages . 33
12 Rules for mounting integrated circuit packages into carriers. 33
13 Bending of terminals of QUIL packages . 37
14 Pin grid arrays. 41
15 Rule for orientation of integrated circuit packages in handling and
shipping carriers such as stick magazines and rails .
...