Bias-temperature stability test for metal-oxide, semiconductor, field-effect transistors (MOSFET)

Provides a test procedure for a bias-temperature (BT) stability test of metal-oxide semiconductor, field-effect transistors (MOSFET)

Essai de stabilité de température en polarisation pour transistors à effet de champ métal-oxyde-semiconducteur (MOSFET)

Fournit une procédure d'essai pour la stabilité de température en polarisation (essai BT) des MOSFET (transistor à effet de champ métaloxyde-semiconducteurs)

General Information

Status
Published
Publication Date
17-Jul-2006
Technical Committee
Current Stage
PPUB - Publication issued
Start Date
18-Jul-2006
Completion Date
18-Jul-2006
Ref Project

Buy Standard

Standard
IEC 62373:2006 - Bias-temperature stability test for metal-oxide, semiconductor, field-effect transistors (MOSFET)
English and French language
27 pages
sale 15% off
Preview
sale 15% off
Preview

Standards Content (sample)

NORME CEI
INTERNATIONALE
IEC
62373
INTERNATIONAL
Première édition
STANDARD
First edition
2006-07
Essai de stabilité de température en polarisation
pour transistors à effet de champ métal-oxyde-
semiconducteur (MOSFET)
Bias-temperature stability test for metal-oxide,
semiconductor, field-effect transistors (MOSFET)
Numéro de référence
Reference number
CEI/IEC 62373:2006
---------------------- Page: 1 ----------------------
Numérotation des publications Publication numbering

Depuis le 1er janvier 1997, les publications de la CEI As from 1 January 1997 all IEC publications are

sont numérotées à partir de 60000. Ainsi, la CEI 34-1 issued with a designation in the 60000 series. For

devient la CEI 60034-1. example, IEC 34-1 is now referred to as IEC 60034-1.
Editions consolidées Consolidated editions

Les versions consolidées de certaines publications de la The IEC is now publishing consolidated versions of its

CEI incorporant les amendements sont disponibles. Par publications. For example, edition numbers 1.0, 1.1

exemple, les numéros d’édition 1.0, 1.1 et 1.2 indiquent and 1.2 refer, respectively, to the base publication,

respectivement la publication de base, la publication de the base publication incorporating amendment 1 and

base incorporant l’amendement 1, et la publication de the base publication incorporating amendments 1

base incorporant les amendements 1 et 2. and 2.
Informations supplémentaires Further information on IEC publications
sur les publications de la CEI

Le contenu technique des publications de la CEI est The technical content of IEC publications is kept

constamment revu par la CEI afin qu'il reflète l'état under constant review by the IEC, thus ensuring that

actuel de la technique. Des renseignements relatifs à the content reflects current technology. Information

cette publication, y compris sa validité, sont dispo- relating to this publication, including its validity, is

nibles dans le Catalogue des publications de la CEI available in the IEC Catalogue of publications

(voir ci-dessous) en plus des nouvelles éditions, (see below) in addition to new editions, amendments

amendements et corrigenda. Des informations sur les and corrigenda. Information on the subjects under

sujets à l’étude et l’avancement des travaux entrepris consideration and work in progress undertaken by the

par le comité d’études qui a élaboré cette publication, technical committee which has prepared this

ainsi que la liste des publications parues, sont publication, as well as the list of publications issued,

également disponibles par l’intermédiaire de: is also available from the following:

• Site web de la CEI (www.iec.ch) • IEC Web Site (www.iec.ch)
• Catalogue des publications de la CEI • Catalogue of IEC publications

Le catalogue en ligne sur le site web de la CEI The on-line catalogue on the IEC web site

(www.iec.ch/searchpub) vous permet de faire des (www.iec.ch/searchpub) enables you to search by a

recherches en utilisant de nombreux critères, variety of criteria including text searches,

comprenant des recherches textuelles, par comité technical committees and date of publication. On-

d’études ou date de publication. Des informations en line information is also available on recently

ligne sont également disponibles sur les nouvelles issued publications, withdrawn and replaced

publications, les publications remplacées ou retirées, publications, as well as corrigenda.

ainsi que sur les corrigenda.
• IEC Just Published • IEC Just Published

Ce résumé des dernières publications parues This summary of recently issued publications

(www.iec.ch/online_news/justpub) est aussi dispo- (www.iec.ch/online_news/justpub) is also available

nible par courrier électronique. Veuillez prendre by email. Please contact the Customer Service

contact avec le Service client (voir ci-dessous) Centre (see below) for further information.

pour plus d’informations.
• Service clients • Customer Service Centre

Si vous avez des questions au sujet de cette If you have any questions regarding this

publication ou avez besoin de renseignements publication or need further assistance, please

supplémentaires, prenez contact avec le Service contact the Customer Service Centre:

clients:
Email: custserv@iec.ch Email: custserv@iec.ch
Tél: +41 22 919 02 11 Tel: +41 22 919 02 11
Fax: +41 22 919 03 00 Fax: +41 22 919 03 00
---------------------- Page: 2 ----------------------
NORME CEI
INTERNATIONALE
IEC
62373
INTERNATIONAL
Première édition
STANDARD
First edition
2006-07
Essai de stabilité de température en polarisation
pour transistors à effet de champ métal-oxyde-
semiconducteur (MOSFET)
Bias-temperature stability test for metal-oxide,
semiconductor, field-effect transistors (MOSFET)
 IEC 2006 Droits de reproduction réservés  Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni No part of this publication may be reproduced or utilized in any

utilisée sous quelque forme que ce soit et par aucun procédé, form or by any means, electronic or mechanical, including

électronique ou mécanique, y compris la photocopie et les photocopying and microfilm, without permission in writing from

microfilms, sans l'accord écrit de l'éditeur. the publisher.

International Electrotechnical Commission, 3, rue de Varembé, PO Box 131, CH-1211 Geneva 20, Switzerland

Telephone: +41 22 919 02 11 Telefax: +41 22 919 03 00 E-mail: inmail@iec.ch Web: www.iec.ch

CODE PRIX
PRICE CODE
Commission Electrotechnique Internationale
International Electrotechnical Commission
МеждународнаяЭлектротехническаяКомиссия
Pour prix, voir catalogue en vigueur
For price, see current catalogue
---------------------- Page: 3 ----------------------
– 2 – 62373  CEI:2006
SOMMAIRE

AVANT-PROPOS....................................................................................................................4

INTRODUCTION.....................................................................................................................8

1 Domaine d’application ....................................................................................................10

2 Termes et définitions ......................................................................................................10

3 Equipement d'essai ........................................................................................................14

3.1 Equipement ...........................................................................................................14

3.2 Exigences de manipulation....................................................................................14

4 Echantillonnage d'essai ..................................................................................................16

4.1 Echantillon ............................................................................................................16

4.2 Encapsulation........................................................................................................16

4.3 Circuit de protection les DES.................................................................................16

5 Procédure ......................................................................................................................18

5.1 Mesure initiale et mesure du point de lecture ........................................................18

5.2 Essai.....................................................................................................................18

5.3 Notes pour MOSFET de champ .............................................................................20

5.4 Jugement ..............................................................................................................22

Annexe A (informative) Essai de fiabilité au niveau de la plaquette (WRL)...........................24

Bibliographie.........................................................................................................................26

Figure 1 – Courbe V -I explicative de V ................................................................12

GS DS th-ex

Figure 2 – Connexion entre les électrodes MOSFET et les bornes externes .........................16

Figure 3 – Exemple de circuit de protection contre les DES ..................................................18

Figure 4 – Circuit d’essai BT MOSFET (Nch) ........................................................................20

---------------------- Page: 4 ----------------------
62373  IEC:2006 – 3 –
CONTENTS

FOREWORD...........................................................................................................................5

INTRODUCTION.....................................................................................................................9

1 Scope.............................................................................................................................11

2 Terms and definitions .....................................................................................................11

3 Test equipment...............................................................................................................15

3.1 Equipment.............................................................................................................15

3.2 Requirement for handling ......................................................................................15

4 Test sample....................................................................................................................17

4.1 Sample..................................................................................................................17

4.2 Packaging .............................................................................................................17

4.3 ESD protection circuit............................................................................................17

5 Procedure ......................................................................................................................19

5.1 Initial measurement and read point measurement..................................................19

5.2 Test.......................................................................................................................19

5.3 Notes for field MOSFET ........................................................................................21

5.4 Judgment ..............................................................................................................23

Annex A (informative) Wafer level reliability test (WLR test).................................................25

Bibliography..........................................................................................................................27

Figure 1 – V -I curve to explain V .............................................................................13

GS DS th-ex

Figure 2 – Connection between MOSFET electrodes and external terminals .........................17

Figure 3 – Example of ESD protection circuit ........................................................................19

Figure 4 – MOSFET BT test circuit (Nch) ..............................................................................21

---------------------- Page: 5 ----------------------
– 4 – 62373  CEI:2006
COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE
____________
ESSAI DE STABILITÉ DE TEMPÉRATURE EN POLARISATION
POUR TRANSISTORS À EFFET DE CHAMP
MÉTAL-OXYDE-SEMICONDUCTEUR (MOSFET)
AVANT-PROPOS

1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation

composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a

pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les

domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes

internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au

public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des

comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les

organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent

également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO),

selon des conditions fixées par accord entre les deux organisations.

2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure

du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI

intéressés sont représentés dans chaque comité d’études.

3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées

comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI

s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable

de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.

4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la

mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications

nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications

nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.

5) La CEI n’a prévu aucune procédure de marquage valant indication d’approbation et n'engage pas sa

responsabilité pour les équipements déclarés conformes à une de ses Publications.

6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.

7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou

mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités

nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre

dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais

de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de

toute autre Publication de la CEI, ou au crédit qui lui est accordé.

8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications

référencées est obligatoire pour une application correcte de la présente publication.

9) L’attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire

l’objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour

responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 62373 a été établie par le comité d'études 47 de la CEI:

Dispositifs à semiconducteurs.
Le texte de cette norme est issu des documents suivants:
FDIS Rapport de vote
47/1862/FDIS 47/1875/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant

abouti à l'approbation de cette norme.
Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.
---------------------- Page: 6 ----------------------
62373  IEC:2006 – 5 –
INTERNATIONAL ELECTROTECHNICAL COMMISSION
____________
BIAS-TEMPERATURE STABILITY TEST FOR METAL-OXIDE,
SEMICONDUCTOR, FIELD-EFFECT TRANSISTORS (MOSFET)
FOREWORD

1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising

all national electrotechnical committees (IEC National Committees). The object of IEC is to promote

international co-operation on all questions concerning standardization in the electrical and electronic fields. To

this end and in addition to other activities, IEC publishes International Standards, Technical Specifications,

Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as “IEC

Publication(s)”). Their preparation is entrusted to technical committees; any IEC National Committee interested

in the subject dealt with may participate in this preparatory work. International, governmental and non-

governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely

with the International Organization for Standardization (ISO) in accordance with conditions determined by

agreement between the two organizations.

2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international

consensus of opinion on the relevant subjects since each technical committee has representation from all

interested IEC National Committees.

3) IEC Publications have the form of recommendations for international use and are accepted by IEC National

Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC

Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any

misinterpretation by any end user.

4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications

transparently to the maximum extent possible in their national and regional publications. Any divergence

between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in

the latter.

5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any

equipment declared to be in conformity with an IEC Publication.

6) All users should ensure that they have the latest edition of this publication.

7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and

members of its technical committees and IEC National Committees for any personal injury, property damage or

other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and

expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC

Publications.

8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is

indispensable for the correct application of this publication.

9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of

patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 62373 has been prepared by IEC technical committee 47:

Semiconductor devices.
The text of this standard is based on the following documents:
FDIS Report on voting
47/1862/FDIS 47/1875/RVD

Full information on the voting for the approval of this standard can be found in the report on

voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

---------------------- Page: 7 ----------------------
– 6 – 62373  CEI:2006

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de

maintenance indiquée sur le site web de la CEI sous «http://webstore.iec.ch» dans les

données relatives à la publication recherchée. A cette date, la publication sera
• reconduite;
• supprimée;
• remplacée par une édition révisée, ou
• amendée.
---------------------- Page: 8 ----------------------
62373  IEC:2006 – 7 –

The committee has decided that the contents of this publication will remain unchanged until

the maintenance result date indicated on the IEC web site under "http://webstore.iec.ch" in

the data related to the specific publication. At this date, the publication will be

• reconfirmed;
• withdrawn;
• replaced by a revised edition, or
• amended.
---------------------- Page: 9 ----------------------
– 8 – 62373  CEI:2006
INTRODUCTION

Sous la contrainte de haute température et en appliquant une tension grille-source élevée

pendant une longue durée, le MOSFET se dégrade; le courant de saturation diminue et la

valeur absolue de la tension de seuil augmente.

Les causes de dégradation connues incluent la contamination d’ions mobiles, les dommages

de charges et la création de défauts d’interface à l’interface SiO /Si ou charge fixe par la

circulation de porteurs dans l’oxyde.
---------------------- Page: 10 ----------------------
62373  IEC:2006 – 9 –
INTRODUCTION

Under the stress of high temperature, and when high gate-source voltage is applied over a

long period of time, MOSFET degrades; saturation current decreases and the absolute value

of threshold voltage increases.

Known causes of degradation include mobile ion contamination, charge damage and the

creation of interface traps at SiO /Si interface or fixed charge by the carrier flow into the oxide.

---------------------- Page: 11 ----------------------
– 10 – 62373  CEI:2006
ESSAI DE STABILITÉ DE TEMPÉRATURE EN POLARISATION
POUR TRANSISTORS À EFFET DE CHAMP
MÉTAL-OXYDE-SEMICONDUCTEUR (MOSFET)
1 Domaine d’application

La présente Norme internationale fournit une procédure d’essai pour la stabilité de

température en polarisation (essai BT) des MOSFET (transistor à effet de champ métal-

oxyde-semiconducteurs).
2 Termes et définitions

Pour les besoins du présent document, les termes et définitions suivants s’appliquent.

2.1
tension de seuil à courant constant
th(ci)

tension grille-source à laquelle le courant de drain est égal à 0,1 µA/µm fois la largeur de

grille en micron, avec la tension drain-source dans la région linéaire ou à la valeur typique

des conditions de fonctionnement recommandées
NOTE Cette définition est exprimée par l'équation suivante:
V = V (1)
th−ci GS
où V est la tension de grille-source
aux conditions suivantes :
(2)
I = 0,1µA/µm × W
où I est le courant de drain-source et W est la largeur de grille en microns

et la tension de drain dans la région linéaire ou tension d’alimentation typique de condition de fonctionnement

recommandée. La région linéaire signifie V = 0,05….0,1 V (approximativement).
2.2
tension de seuil extrapolée
th(ext)

tension grille-source qui est la valeur extrapolée de la courbe I (linéaire)-V (linéaire) au

DS GS

niveau de laquelle la pente de la courbe I -V devient maximale avec le point de la courbe

DS GS

au point I = 0 dans les conditions de tension drain-source dans la région linéaire ou à la

valeur typique des conditions de fonctionnement recommandées

NOTE La Figure 1 présente la courbe tension grille-source ( V )–courant drain-source (I ).

GS DS

A environ V = 0,3 V, la pente de I -V devient maximale. La ligne en pointillé est la ligne extrapolée dont la

GS DS GS
pente a la même valeur maximale que la courbe I -V
DS GS.
La valeur ou la ligne extrapolée croise la ligne de I = 0 (X-axe) est V .
DS th-ext
---------------------- Page: 12 ----------------------
62373  IEC:2006 – 11 –
BIAS-TEMPERATURE STABILITY TEST FOR METAL-OXIDE,
SEMICONDUCTOR, FIELD-EFFECT TRANSISTORS (MOSFET)
1 Scope

This International Standard provides a test procedure for a bias-temperature (BT) stability test

of metal-oxide semiconductor, field-effect transistors (MOSFET).
2 Terms and definitions
For the purposes of this document, the following terms and definitions apply.
2.1
constant current threshold voltage
th-ci

gate-source voltage at which drain current is equal to 0,1 µA/µm times gate width in micron

with the drain-source voltage in linear region or in the typical value of recommended operating

condition
NOTE This definition is expressed by the following equation as
V =V (1)
th−ci GS
where, V is the gate-source voltage
under the following condition:
(2)
I = 0,1 µA/µm × W
where I is the drain-source current and W is the gate width in microns

and the drain voltage is in linear region or in the typical value of recommended operating condition. Linear region

means V = 0,05,…..0,1 V (approximately).
2.2
extrapolated threshold voltage
th-ext

gate-source voltage which is the extrapolated value in the (linear) I -(linear)V curve, from

DS GS

the point where the slope of the I -V curve becomes maximum with the maximum slope to

DS GS

the point of I = 0 in the condition of drain-source voltage in linear region or in the typical

value of recommended operating condition

NOTE Figure 1 shows the gate-source voltage (V )–drain-source current (I ) curve.

GS DS

At about V = 0,3 V, the slope of I -V becomes maximum. The dotted line is the extrapolated line whose slope

GS DS GS
is the same maximum value as the I -V curve.
DS GS
The value where the extrapolated line crosses the line of I = 0 (X-axis) is V .
DS th-ext
---------------------- Page: 13 ----------------------
– 12 – 62373  CEI:2006
4,00E–03
3,50E–03
3,00E–03
2,50E–03
2,00E–03
1,50E–03
1,00E–03
5,00E–04
0,00E+0
0 0,5 1 1,5 2
th-ex
IEC 1181/06
Figure 1 – Courbe V -I explicative de V
GS DS th-ex
2.3
courant de drain saturé
DS, sat

courant de drain mesuré lorsque la tension drain-source et la tension grille-source sont

égales à la tension d’alimentation typique de condition de fonctionnement recommandée

2.4
courant de drain linéaire
D, lin

courant de drain mesuré lorsque la tension drain-source est comprise entre 0,05 V et 0,1 V et

la tension grille-source est égale à la tension d’alimentation typique de condition de

fonctionnement recommandée
2.5
courant de fuite de drain
D, fuite

courant de drain mesuré lorsque la tension drain-source est égale à la tension d’alimentation

typique de condition de fonctionnement recommandée et que la tension grille-source est

égale à zéro

NOTE Si le courant sous le seuil n’est pas négligeable, la tension grille-source peut être égale à la tension (de

puits) substrat.
2.6
transconductance maximale
m, max

pente maximale de la courbe de courant drain-source et tension grille-source avec la tension

drain-source dans la région linéaire ou la valeur typique de condition de fonctionnement

recommandée
2.7
courant de fuite de grille
courant de fuite circulant dans la borne de grille d'une grille isolée d'oxyde
---------------------- Page: 14 ----------------------
62373  IEC:2006 – 13 –
4,00E–03
3,50E–03
3,00E–03
2,50E–03
2,00E–03
1,50E–03
1,00E–03
5,00E–04
0,00E+0
0 0,5 1 1,5 2
th-ex
IEC 1181/06
Figure 1 – V -I curve to explain V
GS DS th-ex
2.3
saturated drain current
DS, sat

drain current on condition that both drain-source voltage and gate-source voltage are equal to

typical supply voltage of recommended operating condition
2.4
linear drain current
D, lin

drain current on condition that drain-source voltage ranges from 0,05 V to 0,1 V and gate-

source voltage is equal to typical supply voltage of recommended operating condition

2.5
drain leakage current
D, leak

drain current on condition that drain-source voltage is equal to typical supply voltage of

recommended operating condition and gate-source voltage is zero

NOTE If the sub-threshold current is not negligible, gate-source voltage may be equal to substrate (well) voltage.

2.6
maximum transconductance
m, max

maximum slope of drain-source current and gate-source voltage curve with the drain-source

voltage in linear region or the typical value of recommended operating condition
2.7
gate leakage current
leakage current flowing in the gate terminal of an oxide-insulated gate
---------------------- Page: 15 ----------------------
– 14 – 62373  CEI:2006
2.8
tension de claquage
BDSS

tension drain-source lorsque le courant de fuite de drain spécifié circule dans la borne et la

source mise à la masse
2.9
courant de fuite de substrat
sub
courant circulant dans la borne de substrat d'un FET
2.10
champ électrique d’oxyde
champ électrique dans une grille d'oxyde
NOTE La formule générale pour E est
= V / t (3)
ox ox ox

où V est la tension d'oxyde et t est l'épaisseur de l'oxyde. t est déterminé par une méthode conséquente et

ox ox ox

documentée (méthode de mesure physique par analyse SEM,TEM ou CV). Il est important de noter que la tension

appliquée n'est pas nécessairement la tension traversant l'oxyde. Des oxydes ultraminces présentent des effets de

confinement quantiques et les effets de dépletion de l'électrode de grille réduisent éffectivement la tension à

travers l'oxyde. Il convient que la méthode pour déterminer t ou une référence à une norme soit incluse dans le

rapport de données.
2.11
facteur d’accélération électrique pour le modèle 1/E
pente de la courbe log (durée de vie)-1/E
2.12
facteur d’accélération électrique pour le modèle E
pente de la courbe log (durée de vie)-1/E
3 Equipement d'essai
3.1 Equipement
3.1.1 Etuve à haute température

La machine d’essai sous pointes équipée d’un plateau chaud est utilisée pour l’essai de

fiabilité au niveau de la plaquette (essai WLR, wafer level reliability en anglais).

3.1.2 Equipement de mesure

Les instruments de mesure doivent être fournis pour évaluer les caractéristiques en courant

continu du MOSFET.
3.2 Exigences de manipulation
Toutes les mesures utilisées
...

Questions, Comments and Discussion

Ask us and Technical Secretary will try to provide an answer. You can facilitate discussion about the standard in here.